un convertisseur N / A à base du DAC 08 : résultats expérimentaux

Comprendre l'électronique par la simulation.
par Serge Dusausay  Espace lecteur  plan du site

Article 18	Quelques informations supplémentaires des pages 109 à 114 du livre.
Pour cet article, consultez également le courrier des lecteurs

Les convertisseurs Numérique/Analogique sont des composants primordiaux en électronique, dès lors que l'on travaille avec des circuit logiques et des circuits analogiques. Il était donc indispensable de présenter des résultats expérimentaux qui complètent les simulations présentées dans le livre.

Rappel : erratum, page 110 :
Au lieu de Last, il faut lire : Least, pour LSB

Le montage compteur + convertisseur Numérique/Analogique a été câblé avec :

- une alimentation 5 V pour la partie TTL, ainsi que pour la référence de tension du DAC,
- une alimentation -+12V pour le DAC et pour l'ampli Op,
- un signal d'horloge TTL, fréquence 500 kHz,
- le compteur TTL à base de 74_161
- un convertisseur DAC08, associé à un amplificateur opérationnel TL071 réalisant la conversion courant/tension.

Le schéma de toute la chaîne a donc la structure donnée en page 111.

Quelques remarques d'ordre pratique :

- Comme indiqué plusieurs fois dans le livre, les montages électroniques mettant en oeuvre des circuits numériques et analogiques sont très sensibles au bruit de commutation.
C'est pourquoi il est important de découpler soigneusement les alimentations par des condensateurs (100 nF céramique) pour minimiser la propagation du bruit par les lignes d'alimentation. Ici, le cas est d'autant plus critique qu'il a été choisi, par simplicité, de prendre l'alimentation digitale 5 V comme référence de tension du convertisseur N/A. Ce procédé est à proscrire pour des convertisseurs de précision.

- Le DAC 08 a été choisi pour son faible coût.
Ce boitier dispose d'une maille dans laquelle l'utilisateur fait circuler un courant de référence, que l'on notera I_ref. Le DAC reproduit en sortie de 0 I_ref à 255/256 I_ref selon la combinaison binaire placée sur ces entrées logiques.

- L'amplificateur opérationnel est nécessaire pour assurer une conversion courant/tension. Un simple étage à résistances est possible, mais présente l'inconvénient d'être sensible à la charge connectée.
Le choix de l'amplificateur est important : du type uA741, peu performant, a l'inconvénient d'avoir un slew rate faible, donc de ne pas proposer une réponse transitoire rapide.
Le choix s'est porté sur un TL071, de slew rate garanti supérieur à 13V/us. En contrepartie, ce type d'ampli op peut présenter des conditions de stabilité insuffisante, surtout en présence de charge capacitive, comme celle d'un câble coaxial + oscilloscope. Il est préférable de mesurer le signal de sortie au travers d'une sonde (dont les avantages sont expliqués dans l'article 09, page 63 du livre).
Néanmoins, la sortie de l'Ampli Op peut présenter des oscillations.
Il faut bien entendu ne pas oublier le condensateur de compensation entre les broches 3 et 16 du DAC 08 (comme indiqué dans les documents constructeur), soigner le découplage, éviter les charges capacitives (ne pas placer le circuit RC en sortie de l'Ampli Op), ou alors prévoir une compensation de type "feed forward", ou plus simple, placer un condensateur de faible valeur en contre réaction de l'Ampli Op.
C'est cette dernière solution qui a été adoptée.

Est présenté ci dessous :
- le bit de poids fort (qui sert de synchro de l'oscilloscope), en voie A2
- le signal rampe issu de la conversion, en voie A1


rampe générée par le compteur + CNA 4 bits
5 us / carreau	haut : A2 : 5 V / c	bas : A1 : 200 mV / c

Interprétation :
la voie A1 est équipée d'une sonde atténuatrice par 10. Il convient donc de multiplier par 10 les mesures relevées par l'oscillocope. Le calibre équivalent est donc 2 V / carreau.

Sortie de la conversion :
La valeur minimale est - 4,93 V, la valeur maximale 4,43 V.
La dynamique totale est donc 9,36 V.
Un quantum vaut donc 9,36/15, soit 624 mV, valeur mesurée en faisant un "zoom".
On voit très nettement chaque palier, le compteur ne délivrant 16 combinaisons.
La durée d'une combinaison vaut 2 us, l'horloge étant de 500 kHz.
On peut remarquer, que pour cet essai, qu'il fallait prendre un ampli op à slew rate élevé : on remarque très nettement, à cette échelle, que la retombée du signal n'est pas instantanné. Une visualisation avec une autre base de temps, et une synchronisation judicieuse a permis de mesurer finement le "fall time" : 390 ns entre 10 % et 90 %, ce qui représente une valeur expérimentale de 18 V /us.

Conclusion :
Le chronogramme vrai est très voisin de celui présenté en page 112, même si le modèle simulé est de type comportemental. Une simulation à l'echelle du composant (transistor, résistance, diode...) aurait été impossible avec une version d'évaluation de Pspice d'une part, et dans le cas contraire, aurait donné des renseignements comparables.

On peut remarquer que le DAC 08 est un 8 bits, et que seuls, 4 bits ont été exploités. (Les quatre bits de poids faibles ont été placés à la masse).
Un autre essai, exploitant les 8 bits, donc 256 combinaisons, a été réalisé :


rampe générée par le compteur + CNA 8 bits
100 us / carreau	haut : A1 : 5 V / c	bas : A2 : 2 V / c

Le compteur est constitué de 2 boitiers 74_161 en cascade.
A même horloge 500 kHz, le cycle de 256 états dure 512 us. C'est la période du signal en poids fort.
La rampe générée est moins discrétisée.
Cet essai est un test rapide (et incomplet) du convertisseur : toutes les combinaisons sont essayées, et on peut observer la monotonicité de la table de conversion.

fin de l'article 18

lire le courrier des lecteurs sur cet article

retour à l'écran d'accueil

Comprendre l'électronique par la simulation. par Serge Dusausay Espace lecteur plan du site