

Analyse, simulations d'une charge électronique

J'invite le lecteur à consulter le site pour des informations complémentaires.

Page d'accueil du site Internet : [page d'accueil](#)

d'autres pdf, sur différents sujets : [liste des PDF](#)

Ce document montre l'étude et l'analyse d'un montage réalisant une charge électronique. Une approche par les systèmes bouclés explique l'instabilité souvent rencontrée et la façon de stabiliser le système asservi.

1) Introduction, étude simplifiée

Pour tester des alimentations de puissance, on utilise des « charges électroniques », qui remplacent avantageusement des résistances variables manuellement. Un tel montage se comporte comme une source de courant I_D commandée par une tension d'entrée V_C . On contrôle ce courant I_D au travers un asservissement, en le captant par le biais d'une résistance R_S . L'intensité du courant justifie la présence d'un transistor de puissance.




Schéma simplifié

On note : I_D : courant Débité, ou courant de Drain

R_S : résistance de Shunt

V_S : potentiel de Source, ou du Shunt

V_C : potentiel de Consigne, ou de Commande

On a naturellement : $V_{GS} = V_G - V_S$

et

$V_{DS} = V_D - V_S$.

Dans ce schéma, $V_A = V_G$.

Polarisation

On suppose $e^+ = e^-$ de l'A. Op. D'où $V_C = R_S I_D$. Connaissant R_S , on a I_D . Avec le transistor MOS en régime « saturé », hypothèse que nous confirmerons par la suite, on a, en première approximation :

$I_D = \beta(V_{GS} - V_T)^2$ avec β , constante du transistor, connu. On peut en déduire V_{GS} , et par suite V_A .

Etude en variation, petits signaux

On a, en mode saturé, la relation $i_D = g_m v_{GS}$. On dispose d'un amplificateur de tension de coefficient A.

Faisons le bilan des équations (formalisme lettres majuscules, pour transformées de

Laplace, pour la suite) :

$$V_A = A(V_C - V_S) \quad V_{GS} = V_G - V_S.$$

$$I_D = g_m V_{GS}. \quad V_S = R_S I_D$$

On peut en déduire le schéma fonctionnel :

On peut réduire le schéma fonctionnel par étapes successives :








Schéma fonctionnel résultant



Avec les hypothèses $A \gg 1$, et $A g_m R_S \gg 1$, on aboutit à l'expression de $I_D/V_C = 1/R_S$.


$$\frac{V_C}{R_S} I_D$$

L'expression $I_D = V_C/R_S$ montre qu'une valeur de tension de consigne permet donc de faire débiter un courant à l'alimentation. D'où le nom de « charge électronique ». Notons que le transistor MOS doit être polarisé avec $V_{GS} > V_T$ pour être en conduction. L'asservissement ne fonctionne donc pas pour des valeurs de V_C trop faibles.

2) Etude plus réaliste, et prise en compte des défauts

2.a) L'amplificateur A est un LF411 (issu de eval.lib). En consultant la datasheet constructeur, on peut lire, sur la réponse harmonique en gain, une réponse d'un ordre 1, avec une fréquence de transition placée à 4 MHz. Or, la courbe de phase indique une rotation très marquée dès quelques MHz, ce qui montre un ordre supérieur à 2. Pour une étude réaliste d'une part, calculable aisément d'autre part, et cohérente avec le modèle implanté dans eval.lib, on adopte le modèle suivant :

un plateau à 104 dB, un passage à - 20 dB/déc à $f_1 = 50$ Hz, un passage à - 40 dB/déc à $f_2 = 5$ MHz.



Réponse harmonique idéalisée du LF411

Il vient l'expression de $A(p)$, transmittance de Laplace de l'A.Op. seul :

$$A(p) = \frac{A_0}{(1 + \tau_1 p)(1 + \tau_2 p)}$$

Où : $A_0 \approx 158\,000$, $1/(2\pi\tau_1) = 50$ Hz $1/(2\pi\tau_2) = 5$ MHz.


La deuxième cassure est à $20 \log(5M/50) = 100$ dB en dessous de 104 dB, et donc à 4 dB.

Il est représenté également la courbe asymptotique droite de la phase.


2.b) Le NMOS est un IRF150 (issu de eval.lib).

C'est un transistor de puissance, en boîtier TO3. Dans ce type de boîtier, les capacités internes sont importantes : il est donné, pour $V_{DS} = 10\text{ V}$, avec $C_{ISS} \approx 4\text{ nF}$, et $C_{GD} \approx 500\text{ pF}$. Dans notre montage, l'électrode Drain est à la masse dynamique, la capacité d'entrée (entre G et S) est donc $4,5\text{ nF}$.


Une modélisation plus réaliste du transistor montre donc un condensateur C_{GS} et une source de courant $I_D = g_m V_{GS}$. La valeur de g_m est liée à la polarisation du transistor. On va admettre que $g_m = 3,51$, ce que nous vérifierons ultérieurement. On a $C_{GS} = 4,5\text{ nF}$.



La présence de C_{GS} a pour inconvénient de présenter une impédance trop faible vis-à-vis de la sortie de l'A. Op. Pour pallier ce défaut, l'usage est de placer en série avec la grille une résistance R_G . Cela ne change pas le fonctionnement en statique, car la grille d'un transistor MOS ne consomme aucun courant continu, et l'étude précédente reste valable. On choisit $R_G = 1\text{ k}\Omega$.



2.c) Le nouveau schéma fonctionnel non réduit fait apparaître l'expression de $A(p)$ d'une part, et le rôle de la cellule $R_G C_{GS}$ d'autre part, qui insère un filtre passe bas entre V_A et V_G , de transmittance $1/(1+\tau p)$ avec $\tau = R_G C_{GS}$:



Montage plus complet.

(On rappelle la présence de C_{GS} interne au MOS)





Schéma fonctionnel résultant

(les variables sont dans le monde de Laplace)

Une réduction de la boucle interne donne :

$$\text{avec } \tau' = \frac{\tau}{(1 + g_m R_S)}$$



2.d) Prédétermination de la stabilité

Cette étude peut se faire par la réponse harmonique de la TBO. On a :

$TBO(p) = \frac{A_0 g_m R_S}{(1 + g_m R_S) (1 + \tau_1 p) (1 + \tau_2 p) (1 + \tau' p)}$. Elle est donc du troisième ordre. Le système peut donc être instable. Il nous faut réaliser le tracé pour le vérifier. Prenons l'application numérique.

On a $\tau = R_G C_{GS} = 1\text{ k}\Omega \times 4,5\text{ nF} = 4,5\text{ }\mu\text{s}$;


$1 + g_m R_S = 1 + 3,51 \times 1 = 4,51$

d'où $\tau' = \frac{4,5\mu}{4,51} = 1\text{ }\mu\text{s}$. Il vient la fréquence de cassure correspondante : $1/(2\pi \tau') = 1/(2\pi \times 1\mu) = 159\text{ kHz}$.

Et : $\frac{A_0 g_m R_S}{(1 + g_m R_S)} = \frac{158000 \times 3,51 \times 1}{4,51} = 122966$, puis : $20 \log 122966 = 101,8\text{ dB}$.

On a toujours : $f_1 = 50\text{ Hz}$, et $f_2 = 5\text{ MHz}$.

Le tracé de la TBO en est :



Ce tracé de la TBO montre que les conditions de stabilité sont très insuffisantes.

Elle est constituée d'un plateau à 101,8 dB. A 50 Hz, une cassure fait passer à -20 dB/décade. A 159 kHz (quasiment la graduation 160 kHz), on passe à -40 dB / décade. A cette nouvelle cassure, le gain est $101,8 - 20 \log (159 \text{ k}/50) = 31,75 \text{ dB}$.

La dernière cassure a lieu à 5 MHz, le gain a alors chuté de $40 \log (5\text{M}/159\text{k}) = 59,9 \text{ dB}$, ce qui donne un gain résultant de -28,15 dB.

La courbe de phase subit 3 rotations de 90°. Un tracé asymptotique droit (en rouge) donne un premier aperçu. Pour une meilleure précision, un tracé asymptotique oblique est préférable (en violet), de pente 45° / décade. Les 2 cassures 159 kHz et 5 MHz sont assez proches, et l'asymptote oblique résultante est à -90° / décade entre 0,5 MHz et 1,59 MHz.


En se basant sur la réponse asymptotique du module, on peut lire une marge de phase à peine négative : le **système est instable**. Reconnaissons qu'il faudrait un tracé plus rigoureux pour quantifier la marge de phase. Mais c'est clair que les conditions de stabilité (marge de phase notamment) ne sont pas atteintes. Nous allons vérifier cette instabilité par la simulation.

3) Simulations du montage non corrigé

Il est rare d'avoir à simuler un montage dont on sait qu'il ne marche pas !

L'alimentation sous test est une alimentation DC parfaite de valeur 12 V. Cela peut représenter une batterie par exemple.


On place tout d'abord une tension de commande $V_C = 2\text{ V}$ constant (DC=2), et on lance une simulation transitoire.



```

charge électronique sur alim
*fichier charge_elec.cir
.lib eval.lib ; contient le LF411 et l'IRF
Valim D 0 DC 12 ; alim puissance sous test
Vplus Vplus 0 DC 12 ; pour le LF411
Vmoins Vmoins 0 DC -12 ; pour le LF411
Ve C 0 DC=2 AC=1 ; PULSE (2 4 5u 1n 1n 10u 20u)
X1 C S Vplus Vmoins A LF411 ; e+ e- V+ V- Sortie
RG A G 1k
MND G S S IRF150 ; NMOS D G S Sub
RS S 0 1
* modif du schéma pour placer le correcteur
*r S emoins 4.7k
*X1 C emoins Vplus Vmoins A LF411
*C A emoins 1n
.OP
.AC DEC 1000 1 100MEG
.TRAN 10n 160u 0u 10n
.probe
.end
    
```

Netlist, prête à simuler



Le système oscille !

On remarque que le courant débité par l'alimentation est bien à 2 A, ce qui est conforme à notre consigne de 2 V. Mais ce point de fonctionnement est instable : après quelques dizaines de μs le montage part en oscillation. Des non linéarités (saturation de l'A. Op. slew rate, caractéristique $I_D = f(V_{GS})$ etc.) empêchent une divergence. Ici, l'oscillation est à 800 kHz, d'amplitude 0,48 A environ.

Profitons de confirmer, par la simulation, les hypothèses données précédemment. Un extrait du fichier de sortie, après l'analyse .OP est donné ci-contre :

On a bien $I_D = 2\text{ A}$, (à $t = 0$), ce qui entraine une chute de tension de 2 V sur R_S et donc 10 V en V_{DS} .

Cette tension est supérieure à $V_{DSAT} = 1,14\text{ V}$, ce qui confirme que le MOS est en régime saturé. La valeur de g_m est bien 3,51 A/V.


MODEL	IRF150
ID	2.00E+00
VGS	3.97E+00
VDS	1.00E+01
VTH	2.83E+00
VDSAT	1.14E+00
GM	3.51E+00

Une lecture du fichier de sortie permet de calculer $\beta = \frac{K_P}{2} \frac{W}{L} = \frac{20,53 \mu}{2} \frac{0,3}{2 \mu} = 1,54$ et de vérifier la polarisation prédéterminée : $I_D = \beta (V_{GS} - V_T)^2 = 1,54 (3,97 - 2,83)^2 = 2\text{ A}$

Une analyse harmonique .AC permet de disposer de :

- la réponse de l'A.Op. seul, par V_A/ϵ , où $\epsilon = V_C - V_S$,

- la TBO, par V_S/ϵ .



Une mesure fine (vers 1 Hz) montre $20 \log A_0 = 104 \text{ dB}$. La réponse du **LF411** simulée suit parfaitement le modèle simplifié adopté. Le gain statique de la **TBO** = 101,8 dB, comme prédéterminé. La réponse harmonique montre une cassure au voisinage de 160 kHz. La traversée à 0 dB est à 896 kHz, et la phase correspondante de -182° : la conclusion sur l'instabilité est vérifiée.


Ce montage est donc instable, et il faut le modifier. Plusieurs pistes sont possibles comme réduire R_G , changer d'A. Op., changer de transistor MOS, modifier R_S , etc.

Le plus robuste est de **placer une correction**.

4) Etude du système corrigé

Une façon de corriger la réponse harmonique est de placer un circuit « r C ». Le montage est maintenant celui-ci :

Pour vérifier l'apport de cette correction, il nous faut le schéma fonctionnel complet pour en déduire la TBO.




4.a) Schéma fonctionnel

Étudions tout d'abord l'étage à A. Op. Il reçoit 2 entrées. On pose $\tau_c = r C$. On a par superposition :

<p>Contribution de V_C :</p>		$b(p) = \frac{\tau_c p}{1 + \tau_c p}$	<p>Avec $A(p) b(p) \gg 1$ on a : $V_A(p) / V_C(p) = 1/b(p)$. Il en résulte : $V_C \frac{1+rCp}{rCp} V_A$</p>
<p>Contribution de V_S :</p>		$b(p) = \frac{\tau_c p}{1 + \tau_c p}$ $a(p) = - \frac{1}{1 + \tau_c p}$	<p>Avec $A(p) b(p) \gg 1$ on a : $V_A(p) / V_S(p) = a(p)/b(p)$ Il en résulte : $V_S \frac{-1}{rCp} V_A$</p>
<p>Il en résulte, par le théorème de superposition, le schéma fonctionnel de cet étage :</p>			

Le schéma fonctionnel du montage devient :



Que l'on peut réduire :




Schéma fonctionnel définitif

Cette construction autour de l'A. Op. est faite avec l'hypothèse $A(p)b(p) \gg 1$.

On donne : $r = 4,7 \text{ k}\Omega$; $C = 1 \text{ nF}$. $\tau_c = 4,7 \mu\text{s}$

$$b(p) = \frac{\tau_c p}{1 + \tau_c p} \text{ . D'où } A(p)b(p) = A_0 \frac{\tau_c p}{(1 + \tau_1 p)(1 + \tau_2 p)(1 + \tau_c p)}$$

On a $A(p)b(p) \gg 1$ pour $f \gg 1/(2\pi A_0 \tau_c) = 1/(2\pi \cdot 158 \cdot 000 \cdot 4,7 \mu\text{s}) = 0,2 \text{ Hz}$.


4.b) Stabilité

Il nous faut tracer la réponse harmonique de la TBO. Dans une gamme de fréquence $\gg 0,2 \text{ Hz}$, on a :

$$TBO(p) = \frac{g_m R_s}{(1 + g_m R_s)} \frac{1}{\tau_c p (1 + \tau' p)} \approx 0,8 \frac{1}{\tau_c p (1 + \tau' p)}$$

Remarque : la réponse harmonique de $\frac{0,8}{\tau_c p}$ traverse 0 dB à la pulsation $0,8/\tau_c$, soit à la fréquence 27 kHz.

On a toujours $1/(2\pi \tau') = 159 \text{ kHz}$.




La traversée de 0 dB est à 27 kHz. On lit clairement que la phase est juste en dessous de -90° , c'est-à-dire que la marge est proche de 90° , ce qui est supérieure à 45° , marge couramment admise.

Le circuit « r C » a permis de stabiliser la boucle, et d'avoir une marge de phase très largement suffisante.

4.c) Réponse temporelle

On valide les lignes commentées dans la netlist (on commente la ligne de l'A.Op.), de façon à placer le correcteur pour la simulation.

Pour tester cette charge électronique, on choisit de placer un échelon de commande. Ce dernier devrait être en petits signaux (par exemple 2 V à 2,1 V) pour conserver sensiblement le même point de fonctionnement et donc les mêmes valeurs numériques de C_{GS} . De cette façon, l'étude précédente reste valable. Néanmoins on place un échelon plus proche de ce qu'on trouve en pratique pour tester une alimentation : de 2 V à 4 V. On le fait en mettant en service la source « PULSE » placée dans la netlist à la place de la source DC.



Le courant obéit à la tension de consigne, sans oscillation, ni dépassement.

Comme attendu, le courant I_D passe de 2 A à 4 A. L'évolution de $I_D(t)$ suit une loi complexe (la TBF $I_D(p)/V_C(p)$ est assez ardue...), mais reste proche d'un premier ordre (ou d'un deuxième ordre à $z > 1$). Le temps de réponse à 5 % (passage à 3,9 A) donne 3,44 μs .

D'autres potentiels sont intéressants à observer, en tout premier lieu V_A , la sortie de l'A. Op. : on peut vérifier qu'on n'est pas limité par le slew rate du LF411.

Un autre run est également intéressant : une modification du réseau correcteur déstabilise le circuit. Par exemple, placer 0,1 nF au lieu de 1 nF, ou 1 k Ω au lieu de 4,7 k Ω , occasionne une réponse oscillatoire amortie en $I_D(t)$.

Conclusion

Ce montage « charge électronique » est connu dans le milieu des électroniciens. On lui donne aussi le nom de source de courant de puissance commandée par une tension. On peut avoir un montage qui fonctionne sans oscillations avec un A. Op. de performances modestes. Mais si on veut un temps de réponse rapide, il faut privilégier les A. Op. performants, avec la conséquence d'avoir un système bouclé instable, comme montré dans ce document. Il faut donc faire appel à un correcteur. La solution présentée ici est classique, et parfaitement adaptée à une charge capacitive branchée à la sortie d'un amplificateur opérationnel.

L'approche par les systèmes bouclés donnée dans ce document illustre parfaitement la notion de système instable qui est stabilisé par un correcteur.

articles 1 à 43 : sur le livre

Tableau récapitulatif des articles PDF disponibles sur ce site

n°	titre	lien présentation	lien direct article
	Guide d'installation et d'emploi simplifié	présentation	document PDF
44	Exemples basiques et des exercices...	présentation	document PDF
45	Un exemple de circuit passif	présentation	document PDF
46	Un oscillateur Colpitts	présentation	document PDF
47	Compensation en fréquence des amplificateurs opérationnels	présentation	document PDF
48	Un amplificateur à transistors bipolaires	présentation	document PDF
49	Une bascule D Flip Flop CMOS	présentation	document PDF
50	Une porte XOR à transistors MOS	présentation	document PDF
51	Un VCO à 12 transistors MOS	présentation	document PDF
52	Une PLL à moins de 20 transistors MOS	présentation	document PDF
53	Un oscillateur à résistance négative	présentation	document PDF
54	Une charge électronique	présentation	document PDF
55	Un amplificateur en classe C	présentation	document PDF
56	Le monostable 74 123	présentation	document PDF
57	Un amplificateur en classe D	présentation	document PDF
58	Le transformateur en linéaire	présentation	document PDF
59	La loi d'ohm thermique	présentation	document PDF
60	Le transformateur en non linéaire	présentation	document PDF
61	Robustesse d'un oscillateur en anneau	présentation	document PDF
62	Une alimentation stabilisée	présentation	document PDF
63	Modélisation d'un haut-parleur	présentation	document PDF
64	Un synthétiseur de fréquence	présentation	document PDF
65	Un ampli audio de Sparkfun	présentation	document PDF
66	Simulation logique et analogique	présentation	document PDF
67	Un oscillateur à relaxation	présentation	document PDF
68	Lecteur de TAG RFID 125 kHz	présentation	document PDF
69	Diagramme de l'œil avec Pspice	présentation	document PDF
70	Un amplificateur hautes fréquences	présentation	document PDF
71	Une bizarrerie enfin expliquée...	présentation	document PDF
72	Comprendre le paramétrage de la FFT	présentation	document PDF
73	La relation de Bennett	présentation	document PDF
74	Simuler un circuit à plus de 20 transistors avec PSpice Eval	présentation	document PDF
75	Une horloge biphase sans recouvrement	présentation	document PDF
76	Quelques simulations sur la diode	présentation	document PDF
77	Un ampli classe A, avec transformateur de sortie	présentation	document PDF
78	Des stimuli pour PSpice	présentation	document PDF
79	Simuler le TL431 : zener ajustable	présentation	document PDF
80	Un ADC flash	présentation	document PDF
81	Une chaîne d'acquisition : S&H, ADC, DAC	présentation	document PDF
82	Un amplificateur 50 MHz	présentation	document PDF
83	Un dérivateur non inverseur	présentation	document PDF
84	Un amplificateur bipolaire avec push pull CMOS	présentation	document PDF
85	Rôle des répéteurs logiques dans un circuit intégré	présentation	document PDF
86	Un driver logique CMOS pour charge 50 ohms	présentation	document PDF
87	Des triggers de Schmitt et des applications	présentation	document PDF
88	Un filtre gaussien analogique	présentation	document PDF
89	Un générateur de bruit rose	présentation	document PDF

90	Un anémomètre à fil chaud : simulation comportementale	présentation	document PDF
91	Un oscillateur à pont de Wien stabilisé par CTN	présentation	document PDF
92	L'emballement thermique d'une diode	présentation	document PDF
93	Les puissances dans un amplificateur	présentation	document PDF
94	Asservissement de puissance dans une résistance	présentation	document PDF
95	Asservissement de la puissance émise par une antenne radio	présentation	document PDF
96	Un driver de LED de puissance	présentation	document PDF
97	Exploiter Pspice pour simuler des filtres numériques	présentation	document PDF
98	Un filtre en cosinus surélevé avec Pspice	présentation	document PDF
99	Effet de la température sur un amplificateur en classe A	présentation	document PDF
100	Un amplificateur à transistors JFET et bipolaires	présentation	document PDF
Supplément, hors article :			
mon cours « Electronique pour les communications numériques », polycopié couleur 201 pages en pdf			

[retour à l'écran d'accueil de ce site](#)